对于辐射耦合来说，其主要抑制方法是采取电磁屏蔽，将干扰源与敏感对象有效隔离。

　　对于传导耦合来说，其主要的方法是在信号布线的时候，合理安排高速信号线的走向。输入输出端用的导线应尽量避免相邻平行，以免发生信号反馈或串扰，可在 两条平行线间增设一条地线加以隔离。对于外连信号线来说，应尽量缩短输入引线，提高输入端阻抗。对模拟信号输入线最好加以屏蔽，当板上信号导线阻抗不匹配 时，会导致信号反射，当印制导线较长时，线路电感会导致减幅振荡。通过串入阻尼电阻(阻值通常取22～2 200 hm，典型值为470 hm)，可有效抑制振荡，增强抗干扰能力，改善波形。

　　对于电感、电容的耦合干扰来说，可采用如下两个方面进行抑制：一方面是选择合适的 元器件，对于电感电容，应该根据不同元器件的频率特性来选择，对于其他元器件，则应选择寄生电感、电容较小的器件。另一方面是合理地进行布局和布线，要尽 量避免长距离平行布线，电路中电气互连点间的布线力求最短。信号(特别是高频信号)线的拐角应设计成45度走向或称圆形、圆弧形，切忌画成小于或等于90 度角度形状。相邻布线面导线采取相互垂直、斜交或弯曲走线的形式以减少过孔的寄生电容和电感，过孔和管脚之间的引线越短越好，并可以考虑并联打多个过孔或 微型过孔以减少等效电感。选用元器件封装时，应选择标准封装，以减少因封装不匹配而导致的引线阻抗及寄生电感。

　　对于电源耦合以及地耦合 来说，首先应注意降低电源线和地线阻抗，对公共阻抗、串扰和反射等引起的波形畸变和振荡现象需采取必须措施。在各集成电路的电源和地线间分别接入旁路电容 以缩短开关电流的流通途径。将电源线和地线设计成格子形状，而不用梳子形状，这是因为格子状能显著缩短线路环路，降低线路阻抗，减少干扰。当印制电路板上 装有多个集成电路，且部分元件功耗较大，地线出现较大电位差，形成公共阻抗干扰时，宜将地线设计成封闭环路，这种环路无电位差，具有更高的噪声容限。应尽 量缩短引线，将各集成电路的地以最短距离连到电路板的入口地线，降低印制导线产生的尖峰脉冲。让地线、电源线的走向与数据传输方向一致，以提高电路板的噪 声容限。尽量采用多层印制电路板，降低接地电位差，减少电源线阻抗和信号线间串扰。当没有多层板而不得不使用双面板时，必须尽量加宽地线线条，通常地线应 加粗到可通过3倍于导线实际流过的电流量为宜，或采用小型母线方式，将公共电源线和地线尽量分布于印制板两面的边缘。在电源母线插头处接入 1μF～10μF的钽电容器进行去耦，并在去耦电容并联一个0．01 μF～0．1μF的高频陶瓷电容器。

　　2．3 保护敏感对象

　　对敏感对象的保护主要集中在两个方面，一方面是切断敏感对象与电磁干扰之间的通道。另一方面就是降低敏感对象的敏感度。

　　电子设备的敏感度是一柄双刃剑，一方面使用者希望电子装置的灵敏度高，以提高对信号的接受能力；另一方面，灵敏度高也意味着受噪声影响的可能性越大。因此电子设备的敏感度应根据具体情况来确定。

　　对于模拟电子设备来说，通常采用的方法是采用优选电路，比如设计低噪声电路、减少带宽、抑制干扰传输、平衡输入、抑制干扰及选用高质量电源等。通过这些方法可以有效降低电子设备对电磁干扰的敏感度，提高设备的抗干扰能力。

　　对于数字式电子设备来说，应在工作指标许可的情况下，采用直流噪声容限高的数字电路，例如CMOS数字电路的直流噪声容限远高于TTL数字电路的直流噪 声容限；在工作指标许可的情况下，尽量采用开关速度低的数字电路，因为开关速度越高，由它引起的电压或电流的变化也就越快，从而越容易产生电路间的耦合干 扰；在电路可接受的前提下，尽可能提高门槛电压，利用在电路前设置分压器或稳压管的方法来提高门槛电压；采用负载阻抗匹配的措施，即使负载阻抗等于信号线 的波阻抗，消除数字信号在传输过程中由于折射和反射的作用而产生的畸变。通常情况下，对敏感对象的保护需要与对干扰源的屏蔽以及对耦合通道的抑制结合起来 使用，并且需要在实践中根据实际情况进行反复实验，以达到最好的防护效果。

　　总结

　　高速电路板的电磁兼容分析与设计是一个系统性很强的工作，需要大量的工作经验积累。电磁兼容设计是关系电子系统是否能实现功能、满足设计指标的关键之一，随着电子系统的复杂程度增加，工作频率增高，电磁兼容设计在电子设计中的地位将越来越突出，越来越重要。