实时时钟芯片应用设计时必须要考虑的事项（四）

　　数据丢失/数据破坏

　　有两种情况可以引起数据丢失：无意中的写时钟或反相小故障脉冲电压用到IC上。因为CH或/EOSC位（带晶振控制位的时钟上）处于默认的停止状态， 反相电压输入到IC所造成的数据丢失有时能辨认。另外，大多数而不是所有的寄存器中的数据会破坏。无意中的写一般发生在电源周期时，但是通常只影响一个寄存器，而不影响串行时钟。

　　在上电和/或掉电时许多现代的开关电源将在VCC上产生一个-5V或-6V或甚至更大的毛刺。通过输入保护二极管，这个负电压耦合到内部时钟电源。如果电源能够提供比电池大的电流，那么数据将丢失。在某种情况下，用一个肖特基二极管可以钳位这个负毛刺电压。另外一个时钟上的负电压源来自RS232连接器。如果带时钟芯片的PCB板掉电，上电的PC或其他器件通过RS232连接器连接到那块板上，RS232收发器芯片可能将负电压传到不上电的PCB板上的其他芯片。

　　无意中的写也可能造成数据破坏。在写保护为有效前，在上电或掉电期间处理器能写入错误的数据。在上电和掉电时，接口电路可能迫使输入引脚进入写状态。在多总线时钟的情况下，地址信号锁存在ALE的下降沿。如果/WE和/CS在器件处于写保护之前变为低电压，那么在最后寄存器中最后访问的数据会破坏。VCC的上升时间和下降时间应核对无误以用于数据手册的需要。

　　不正确的中断程序处理造成间断的数据问题。在某些情况下，时间和数据信息复制到RAM中去了，并且复制不是同步的。最后，在电路仿真（IEC）硬件配置不当，可以造成奇怪的行为。

　　晶振问题

　　时间不能增加的最普遍原因是晶振没使能。许多FS时钟芯片有一个在晶振工作前须置1的控制位（通常位于第二个寄存器）。

　　为延长电池使用时间，振荡电路设计成低功耗。晶振的连接问题能降低闭环增益，阻止晶振工作。接到晶振的外部电容也减少闭环增益，增加启振时间或阻止振动。示波器的探头也能够阻止振动。带45K以上的等效串行电阻（ESR）的 晶振也将减少闭环增益。最后，留在电路板上的焊锡清洁剂可能阻止晶振起振。