具有实时跟踪功能的忆阻视觉传感器架构（五）
A. 曝光时间
在曝光时间(Ti)内, L2F转换器生成一串振幅I1、脉宽△T且频率与光强成正比的电流脉冲，送入MS，如图7所示。下面的等式通过状态变量w(t)描述了MS的状态：
其中，RON是低电阻，D是忆阻器长度，uv是 掺杂迁移率，n是L2F在曝光时间内生成的脉冲数量，在施加n个脉冲后，最终电阻值是：
B. 读出和热像素侦测
在曝光时间后，比较MS与Mmax和Mmin值，因此，像素连接位线(SEL=H)，向三个忆阻施加相同的偏置电流Ibias，使忆阻器电压施加到三个位线上(blS，blH, blL)。然后将blS与blH和blL电压分别比较，以检测潜在热像素条件。将SW1、SW2和SW3都设到位置”3”，因此，使共节点C短接Vref，向Mmax和Mmin施加偏置电流Ibias。最后，取得下面的电压降：
使用置于像素外部的两个时钟驱动的列级(HBLOCK)比较器完成热像素检测。表I列出了不同像素状态的数字输出信号。
C. 阈压更新
图8描述了两个忆阻器(Mmax和Mmin)的控制与S1、S2、S3和S4四个像素状态的关系。为实现一个时间常数TH短的滤波器，用信号PLS生成的△TP脉宽的电流脉冲IPH驱动忆阻，馈入HBLOCK。通过估算注入到器件的电荷qHOT = IH?△TP和施加的脉冲数量”m”，设置滤波器的时间常数。另一方面，考虑到冷像素条件，慢滤波器负责处理电荷qCOLD = IPL?△TP，qCOLD < qHOT。 这意味，给忆阻器提供的电荷量相同时，在qCOLD情况下，忆阻变化不大。通过选用图8所示的电路配置，有时可以进行两个阈压的更新过程。假设像素状态是S3，向Mmax馈入qHOT = IH?△TP , 同时向Mmin馈入qCOLD = (IH-Id)?△TP, Id = IH-IL。在这种情况下，两个阈压(Vmax和Vmin)都接近电流信号VS，但是以不同的速度接近(Vmax上升快，Vmin下降慢)。
V. 仿真结果
我们使用MATLAB建立了自适应背景提取算法模型并进行了仿真测试。如图6所示，我们模拟了像素架构的四种不同状态，使用Cadence Spectre通过电仿真再现了图9所描述的预期行为。像素架构设计采用3.3V、0:35m CMOS制造工艺，使用Verilog-A模拟忆阻器行为，选择宽忆阻范围(RON = 200Ω ,ROFF = 200KΩ)，以覆盖更大的动态范围。曝光时间值不宜过大，以不会在高频光阻编码过程中导致Ms进入导通状态为准。
使用相同的仿真参数验证四个像素状态，仿真结果见图10。用L2F在10 ms曝光时间(Ti)内生成的数字脉冲设置Ms。在忆阻重置到ROFF状态前，比较Ms的最终值与Mmax和 Mmin值。然后，根据像素条件，对Mmax和Mmin进行相应的调整。图10a是图8的像素状态S1的仿真结果。这里，像素工作正常，如曲线所示，Mmax和Mmin保持向Ms缓慢汇合的趋势。我们还注意到，热像素的二进制信号始终是低电平状态。
在像素的其它状态: 图8中的S2, S3，S4，仿真结果发现一个热像素，我们观察到两种情况。一种是，热状态像素直接随正常像素条件变化，另一种情况是热状态像素（典型S4）将必须变成另一个热像素条件(S2 或S3)，才能返回到正常条件(S1)。
-
产品技术
