YD/T 926.3-2001
大楼通信综合布线系统 第3部分：综合布线用连接硬件技术要求
Telecommunication Generic Cabling System for Building Part 3: Connecting Hardware Requirements for Generic Cabling
YDT926.3-2001, YD926.3-2001
2009-09
- 标准号
- YD/T 926.3-2001
- 别名
- YDT926.3-2001, YD926.3-2001
- 发布
- 2001年
- 发布单位
- 行业标准-邮电通信
- 替代标准
- YD/T 926.3-2009
- 当前最新
- YD/T 926.3-2009
- 适用范围
- 本部分规定了综合布线用连接硬件的主要机械物理性能、电气特性、可靠性要求、试验方法、检验规则及安装要求等。 本部分规定的连接硬件包括连接器(包括插头、插座)及其组件和接插软线。 本部分适用于综合布线用连接硬件的设计、生产与选用。 本部分不包括某些应用系统对连接硬件的特殊要求。 本部分不包括有源或无源电子线路的中间适配器或其它器件(如:变量器、匹配电阻、滤波器和保护器件等)的技术要求。 本标准中各类对称电缆布线用连接硬件的最高传输频率分别为: 3类 16MHz 4类 20MHz 5类 100MHz 5e 类 100MHz，但允许支持双工的应用
YD/T 926.3-2001相似标准
推荐
详解FPGA芯片结构以及开发流程
RTL级的最大特点是可以直接用综合工具将其综合成为门级网表，其中RTL级设计直接决定着系统的功能和效率。 3）RTL级仿真 也称为功能（行为）仿真，或是综合前仿真，是 在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。...
全面解析FPGA基础知识（二）
2、 设计输入：设计输入指使用硬件描述语言将所设计的系统或电路用代码表述出来。最常用的硬件描述语言是Verilog HDL。3、 功能仿真：功能仿真指在逻辑综合之前对用户所设计的电路进行逻辑功能验证。仿真前，需要搭建好测试平台并准备好测试激励，仿真结果将会生成报告文件和输出信号波形，从中便可以观察各个节点信号的变化。如果发现错误，则返回设计修改逻辑设计。...
数字芯片设计流程
前端设计的主要流程：1、 规格制定芯片规格: 芯片需要达到的具体功能和性能方面的要求2、 详细设计就是根据规格要求，实施具体架构，划分模块功能。3、 HDL编码使用硬件描述语言（vhdl Verilog hdl ）将功能以代码的形式描述实现。...
屏蔽系统等电位联结效果的检测
3、检查工作区交流电源配电方式 工作区电源保护地线是工作区惟一接地通路。布线施工中，工作区信息插座的屏蔽层不做专门接地，使用网络时通过屏蔽跳线将信息插座与网络设备连接，布线系统的屏蔽层经设备电源线 PE 端子接入配电系统的保护地线，实现等电位联结。 ...