IEEE Std 1364-2001
IEEE 标准 Verilog 硬件描述语言

IEEE Standard Verilog Hardware Description Language

被代替

IEEE 标准 Verilog 硬件描述语言, 您可以免费下载预览页

高级搜索

非常抱歉，我们暂时无法提供预览，您可以试试：免费下载 IEEE Std 1364-2001 前三页，或者稍后再访问。

您也可以尝试购买此标准，
点击右侧 “立即购买” 按钮开始采购（由第三方提供）。

标准号: IEEE Std 1364-2001
发布: 2001年
发布单位: 美国电气电子工程师学会
替代标准: IEEE 1364/COR-2003
当前最新: IEEE Std 1364-2005

适用范围: 取代 1364-1995 年。该标准定义了 Verilog(R) 硬件描述语言 (HDL)。 Verilog HDL 是一种正式符号，旨在用于电子系统创建的所有阶段。由于它既是机器可读的又是人类可读的，所以它支持硬件设计的开发、验证、综合和测试；硬件设计数据的通信；和主要...

IEEE Std 1364-2001相似标准

IEEE Std 1364-2005 Verilog 硬件描述语言的 IEEE 标准 IEEE Std 1364-1995 基于 Verilog（R）硬件描述语言的 IEEE 标准硬件描述语言 IEEE 1364-2005 Verilog的硬件描述语言 IEEE 1364-2001 标准 Verilog 硬件描述语言（IEEE 计算机协会文档） IEEE/IEC 61691-4-2004 IEC/IEEE 国际标准行为语言第4部分：Verilog（C）硬件描述语言

推荐

一文详解FPGA的设计与应用（二）

第二硬件可实现原则　　FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL.当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路是硬件可实现的。　　Verilog HDL语言的语法与C语言很相似，但是它们之间有着本质的区别。C语言是基于过程的高级语言，编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构，编译后是硬件电路。...

掌握FPGA设计三大黄金法则

二、硬件可实现原则　　FPGA设计通常会使用HDL语言，比如Verilog HDL或者VHDL。当采用HDL语言来描述一个硬件电路功能的时候，一定要确保代码描述的电路是硬件可实现的。　　Verilog HDL语言的语法与C语言很相似，但是它们之间有着本质的区别。C语言是基于过程的高级语言，编译后可以在CPU上运行。而Verilog HDL语言描述的本身就是硬件结构，编译后是硬件电路。...

芯片验证策略六部曲（一）

严格来讲，它本身不是一种语言，而是建立在C++之上的一种类库（class library）。SystemC语言可以用来描述系统级别的硬件行为，而这一点恰是其它语言无法满足的。SystemC从2006年被IEEE收入IEEE 1666标准，它本身也易于学习，对于有C++/Java基础和硬件设计概念的人使用起来都不需要太多的学习成本。...

相比GPU和GPP：FPGA才是深度学习的未来？（二）

　　除了编译时间外，吸引偏好上层编程语言的研究人员和应用科学家来开发FPGA的问题尤为艰难。虽然能流利使用一种软件语言常常意味着可以轻松地学习另一种软件语言，但对于硬件语言翻译技能来说却非如此。针对FPGA最常用的语言是Verilog和VHDL，两者均为硬件描述语言（HDL）。...

谁引用了IEEE Std 1364-2001 更多引用

BS IEC 63055:2016 大规模集成电路(LSI)封装电路板互操作设计格式

IEEE Std 1364-2001IEEE 标准 Verilog 硬件描述语言