非常抱歉,我们暂时无法提供预览,您可以试试: 免费下载 BH GSO IEC 62530:2016 前三页,或者稍后再访问。
您也可以尝试购买此标准,
点击右侧 “立即购买” 按钮开始采购(由第三方提供)。
对于SystemVerilog/Vera/e是用来做功能验证语言的,这其中也包括了它们的随机约束重要特性。同时我们也可以发现SystemVerilog本身可以用来描述硬件做RTL仿真和门级综合。在此之上,SystemC关注的地方要更偏向于系统层,它在结构层面上可以做更高抽象级的描述,而本身也无法去描述电路的综合网表,但它能够以自己为平台为上层的软件开发做准备。...
断言检查(assertion check):可以通过仿真或者形式验证的方式利用断言检查设计的功能点。 待验设计 硬件设计根据功能描述的定义阶段和功能划分,可以分为两个部分: HDL硬件模型:即使用HDL语言描述的硬件模型,按照硬件层次划分可以分为RTL和网表。该模型的特定是与硬件设计师距离最近,也是最贴合硬件逻辑行为的模型。 ...
Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号