IEEE Std 754-2008
IEEE 浮点运算标准

IEEE Standard for Floating-Point Arithmetic

2019-07

 

 

非常抱歉,我们暂时无法提供预览,您可以试试: 免费下载 IEEE Std 754-2008 前三页,或者稍后再访问。

您也可以尝试购买此标准,
点击右侧 “立即购买” 按钮开始采购(由第三方提供)。

 

标准号
IEEE Std 754-2008
发布
2008年
发布单位
美国电气电子工程师学会
替代标准
IEEE Std 754-2019
当前最新
IEEE Std 754-2019
 
 
适用范围
本标准规定了计算机编程环境中二进制和十进制浮点运算的交换和算术格式以及方法。本标准规定了异常情况及其默认处理。符合该标准的浮点系统的实现可以完全用软件、完全用硬件或用软件和...的任意组合来实现。

IEEE Std 754-2008相似标准


推荐

近乎完美的DDS正弦波信号音生成器(二)

虽然所有计算都可以使用32位定点算法执行,但多年以来,最常见和最方便的数学计算格式是IEEE 754浮点标准,特别是在处理长数字时。作为一家DSP VLSI芯片制造商,ADI公司从一开始就率先采用了IEEE 754-1985标准。当时还没有单芯片浮点DSP处理器,只有简单的浮点乘法器和ALU计算IC,如ADSP-3212和ADSP-3222。...

来认识一下中国的那些“超算”

“天河二号”亦在运算速度排名中实现六连冠,天河二号”的浮点运算速度为每秒33.86千万亿次,第二名美国“泰坦”的浮点运算速度为每秒17.59千万亿次,打破了日本“京K”地球数值模拟器所保持的五连冠世界纪录。从厂家来看,主要来自国防科技大学、曙光、联想、浪潮等几家制造商。...

英伟达首席科学家:5nm实验芯片用INT4达到INT8的精度,每瓦运算速度可达H100的十倍

Bill Dally认为,结合上INT4计算、VSQ技术和其他优化方法后,新型芯片可以达到Hopper架构每瓦运算速度的10倍。还有哪些降低计算量的努力除了英伟达之外,业界还有更多降低计算量的工作也在这次IEEE研讨会上亮相。马德里康普顿斯大学的一组研究人员设计出基于Posits格式的处理器核心,与Float浮点数相比准确性提高了多达4个数量级。...

高精度SAR模数转换器的抗混叠滤波考虑因素(四)

每个SHARC处理单元都有一个32/40位乘法器累加器,能够在266 MHz的CPU频率下,每秒实现533次定点或浮点MAC计算。然而,对于一些存在显著延迟(房间均衡或音效)的应用,需要增加计算能力,使内核从诸如FIR、IIR、FFT滤波等密集和持续乘法运算中解脱出来,用专门的硬件加速器去执行这些运算。如此,用户就能完全自主决定,将CPU用于计算需要执行复杂搜集的复杂算法。...


谁引用了IEEE Std 754-2008 更多引用





Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号