JEDEC JESD4-1983
晶体闸流管和整流二极管的分离半导体封装的外部清洁度和漏电距离的定义

Definition of External Clearance and Creepage Distances of Discrete Semiconductor Packages for Thyristors and Rectifier Diodes


 

 

非常抱歉,我们暂时无法提供预览,您可以试试: 免费下载 JEDEC JESD4-1983 前三页,或者稍后再访问。

您也可以尝试购买此标准,
点击右侧 “购买” 按钮开始采购(由第三方提供)。

点击下载后,生成下载文件时间比较长,请耐心等待......

 

标准号
JEDEC JESD4-1983
发布
1983年
发布单位
(美国)固态技术协会,隶属EIA
 
 
适用范围
This Standard defines reference distances for the external package. It specifically exchdes transistors, nonhermetic devices (leak rate > 1 x IO4 standard cubic centimeter/second) and assemblies of semiconductor devices such as thyristors and rectifier diodes.

JEDEC JESD4-1983相似标准


推荐

常见功率半导体器件简历

该器件能在数kV高压下快速开通,不需要放电电极,具有很长使用寿命,体积小、价格比较低,可望取代目前尚在应用高压离子流管、引燃管、火花间隙开关或真空开关等。该器件独特结构工艺特点是:门-阴极周界很长并形成高度交织结构,门极面积占芯片总面积90%,而阴极面积仅占10%;基区空穴-电子寿命很长,门-阴极之间水平距离小于一个扩散长度。...

芯片原来是这样设计与生产

藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间距离,提升芯片计算速度。至于制作方法,便是在 IC 设计阶段时,将各个不同  IC 放在一起,再透过先前介绍设计流程,制作成一张光罩。  然而,SoC 并非只有优点,要设计一颗 SoC 需要相当多技术配合。IC 芯片各自封装时,各有封装外部保护,且 IC 与 IC  间距离较远,比较不会发生交互干扰情形。...

为啥芯片那么难搞?终于有人讲透了!

藉由这个方法,不单可以缩小体积,还可以缩小不同 IC 间距离,提升芯片计算速度。至于制作方法,便是在 IC 设计阶段时,将各个不同  IC 放在一起,再透过先前介绍设计流程,制作成一张光罩。然而,SoC 并非只有优点,要设计一颗 SoC 需要相当多技术配合。IC 芯片各自封装时,各有封装外部保护,且 IC 与 IC  间距离较远,比较不会发生交互干扰情形。...

ACS Nano: 用于力磁传感无栅极摩擦电子学晶体

无栅电极柔性有机摩擦电子学晶体管(FOTT)结构示意图(a) FOTT结构示意图;(b) FOTT显微镜图片;(c) FOTT等效电路图。图2.增强型FOTT特性(a) Cu片作为移动摩擦层时FOTT工作原理图;(b) 不同分离距离时FOTT输出特性;(c) 源漏电压为-10V,IDS随分离距离变化(分离距离定义为d)。内嵌图为FOTT转移特性。图3....





Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证:京ICP证110310号