BS EN 61523-2:2002
延迟计算和功率计算标准.CMOS集成电路子程序库.预布局延迟计算规范
Delay and power calculation standards - Pre-layout delay calculation specification for CMOS ASIC libraries
哪些标准引用了BS EN 61523-2:2002
找不到引用BS EN 61523-2:2002 延迟计算和功率计算标准.CMOS集成电路子程序库.预布局延迟计算规范 的标准
- 标准号
- BS EN 61523-2:2002
- 发布
- 2002年
- 发布单位
- 英国标准学会
- 当前最新
- BS EN 61523-2:2002
- 该标准规定了 CMOS1 ASIC 库的预布局延迟计算方法，该库包含在逻辑仿真、时序验证和逻辑综合的预布局设计阶段使用的基于单元的原语和存储器。 本标准提出的延迟计算方法包括1）导线电容估计和2）基于查表的延迟计算方法。 这种延迟计算方法利用DCL和SDF，帮助用户在预布局设计阶段为各种EDA工具建立统一的时序模型。 该标准与现有标准一致，并接受现有标准格式...
推荐
快速了解弯曲强度测试
国家质检总局，关于弯曲强度 测试 方法的标准 GB/T 11387-2008 压电陶瓷材料性能测试方法.静态弯曲强度的测试 关于弯曲强度 测试 方法的标准 GOST 25.604-1982 设计计算和强度试验.高分子复合材料的机械测试方法.常温,高温和低温下的弯曲性能的试验 英国标准学会，关于弯曲强度 测试 方法的标准 BS ISO 13264-2010 非承压地下排水和污水用热塑性塑料管道系统...
常见电磁兼容(EMC)问题及解决办法，你了解吗？
信号在印制板上的延迟时间与引线的特性阻抗有关，即与印制线路板材料的介电常数有关。可以粗略地认为，信号在印制板引线的传输速度，约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr（标准延迟时间）为3到18ns之间。 在印制线路板上，信号通过一个7W的电阻和一段625px长的引线，线上延迟时间大致在4~20ns之间。...