IEC 62530:2007 (E)
IEC 62530 版 1 (IEEE Std 1800(TM)-2005)：SystemVerilog 标准 统一硬件设计、规范和验证语言

IEC 62530 Ed. 1 (IEEE Std 1800(TM)-2005): Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language

非常抱歉，我们暂时无法提供预览，您可以试试： 免费下载 IEC 62530:2007 (E) 前三页，或者稍后再访问。

您也可以尝试购买此标准，点击右侧 “购买” 按钮开始采购（由第三方提供）。

注意： 点击下载后，生成下载文件时间比较长，请耐心等待......

标准号

IEC 62530:2007 (E)

发布

2007年

发布单位

美国电气电子工程师学会

 

 

This standard provides a set of extensions to the IEEE 1364™ Verilog® hardware description language (HDL) to aid in the creation and verification of abstract architectural level mo...

IEC 62530:2007 (E)相似标准