IEC 62530:2007 (E)
IEC 62530 版 1 (IEEE Std 1800(TM)-2005)：SystemVerilog 标准统一硬件设计、规范和验证语言

IEC 62530 Ed. 1 (IEEE Std 1800(TM)-2005): Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language

IEC 62530 版 1 (IEEE Std 1800(TM)-2005)：SystemVerilog 标准统一硬件设计、规范和验证语言 是非强制性国家标准，您可以免费下载预览页

说明：

此图仅显示与当前标准最近的5级引用；
鼠标放置在图上可以看到标题编号；
此图可以通过鼠标滚轮放大或者缩小；
表示标准的节点，可以拖动；
绿色表示标准：IEC 62530:2007 (E) ，绿色、红色表示本平台存在此标准，您可以下载或者购买，灰色表示平台不存在此标准；
箭头终点方向的标准引用了起点方向的标准。

标准号: IEC 62530:2007 (E)
发布: 2007年
发布单位: 美国电气电子工程师学会

This standard provides a set of extensions to the IEEE 1364™ Verilog® hardware description language (HDL) to aid in the creation and verification of abstract architectural level mo...

IEC 62530:2007 (E)相似标准

IEEE/IEC 62530-2007 IEC 62530 版 1（IEEE Std 1800（TM）-2005）：SystemVerilog 标准统一硬件设计、规范和验证语言 BS IEC 62530:2021 系统Verilog语言. 统一硬件设计, 规范和鉴定语言 IEC 62530:2021 系统级硬件描述语言. 统一硬件设计, 规范和鉴定语言 IEC 62530 Edition 2.0 2011-05 IEEE Std 1800 IEEE/IEC 国际标准 SystemVerilog 统一硬件设计、规范和验证语言 IEC 62530:2011*IEEE Std 1800:2011 IEEE/IEC 国际标准 SystemVerilog - 统一的硬件设计、规范和验证语言

IEC 62530:2007 (E)IEC 62530 版 1 (IEEE Std 1800(TM)-2005)：SystemVerilog 标准 统一硬件设计、规范和验证语言

IEC 62530 Ed. 1 (IEEE Std 1800(TM)-2005): Standard for SystemVerilog - Unified Hardware Design, Specification, and Verification Language

说明：

IEC 62530:2007 (E)相似标准

IEC 62530:2007 (E)
IEC 62530 版 1 (IEEE Std 1800(TM)-2005)：SystemVerilog 标准统一硬件设计、规范和验证语言