IEEE Std 1800-2012
SystemVerilog 的 IEEE 标准--统一的硬件设计、规范和验证语言

IEEE Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language

2018-02

 

 

非常抱歉，我们暂时无法提供预览，您可以试试： 免费下载 IEEE Std 1800-2012 前三页，或者稍后再访问。

您也可以尝试购买此标准，
点击右侧 “立即购买” 按钮开始采购（由第三方提供）。

 

标准号
IEEE Std 1800-2012
发布
2013年
发布单位
美国电气电子工程师学会
替代标准
IEEE Std 1800-2017
当前最新
IEEE Std 1800-2017
 
 
适用范围
提供了统一硬件设计、规范和验证语言SystemVerilog的语言语法和语义的定义。该标准包括对行为、寄存器传输级 (RTL) 和门级抽象级别硬件建模的支持，以及使用覆盖、断言、面向对象编程和约束编写测试平台的支持。

IEEE Std 1800-2012相似标准

IEEE Std 1800-2005 SystemVerilog 的 IEEE 标准：统一的硬件设计、规范和验证语言 IEEE Std 1800-2009 SystemVerilog 的 IEEE 标准 统一的硬件设计、规范和验证语言 Redline IEEE P1800/D3, April 2017 SystemVerilog 的 IEEE 标准草案 统一的硬件设计、规范和验证语言 IEEE Unapproved Draft Std P1800/D8, Feb, 2009 SystemVerilog 的 IEEE 标准草案 统一的硬件设计、规范和验证语言 IEEE P1800/D4a, July 2017 IEEE SystemVerilog 标准草案——统一硬件设计、规范和验证语言

推荐

芯片验证策略六部曲（一）

严格来讲，它本身不是一种语言，而是建立在C++之上的一种类库（class library）。SystemC语言可以用来描述系统级别的硬件行为，而这一点恰是其它语言无法满足的。SystemC从2006年被IEEE收入IEEE 1666标准，它本身也易于学习，对于有C++/Java基础和硬件设计概念的人使用起来都不需要太多的学习成本。...

谁引用了IEEE Std 1800-2012 更多引用

BS IEC 61523-4:2015 低功耗集成电路的设计和验证


Copyright ©2007-2022 ANTPEDIA, All Rights Reserved
京ICP备07018254号 京公网安备1101085018 电信与信息服务业务经营许可证：京ICP证110310号