台积电早期 5nm 测试芯片良率 80% HVM （二）
通常情况下，芯片制造商会首先咋移动处理器上小试牛刀，以分摊新工艺的高昂成本吗，比如基于 7nm EUV 的麒麟 990 5G SoC（面积接近 110 平方毫米）。尽管 AMD Zen 2 芯片看起来很大，但并非所有组件都采用 EUV 工艺生产。不过展望未来，它也更适合迁移至 5nm EUV 。
在台积电试产的 CPU 和 GPU 芯片中，眼尖的网友，应该可以看出一些端倪，比如通过芯片可以达成的频率来逆推良率。在 TSMC 公布的数据中，CPU 可在 0.7 V 电压下实现 1.5GHz 主频，并在 1.2 V 电压下达成 3.25 GHz 频率。
至于 GPU，图中显示可在 0.65 V 时实现 0.66 GHz 频率，并在 1.2V 电压下提升至 1.43 GHz 。
对于未来的芯片来说，支持多种通信技术，也是一项重要的能力。因此在测试芯片中，TSMC
还介绍了高速 PAM-4 收发器。此前，我们已在其它地方见到过 112 Gb / s 的收发器。而 TSMC 能够以 0.76 pJ /
bit 的能源效率，达成同样是速率。
若进一步推动带宽，TSMC 还可在肉眼可见的公差范围内取得 130 Gb / s 的成绩，且此时能效为 0.96 pJ / bit 。（对 PCIe 6.0 等新技术来说是好事）
为了改进越来越复杂的 EUV 工艺，TSMC 在基于 193 nm 的 ArF 浸没式光刻技术上花费了很多心思。曾经 28nm 制程的 30~40 道掩膜，现已在 14 / 10nm 上增加到了 70 道。有报道称，一些领先的工艺，甚至超过了 100 道掩膜。好消息是，TSMC 在文中表示，其将在 10 曾以上的设计中广泛使用精简掩膜的新技术。
在 IEDM 上，TSMC 还描述了七种不同的晶体管供客户挑选，包括高端的 eVT 和低端的 SVT-LL，uLVT、LVT 和 SVT（这三种都是低泄漏 / LL 的衍生版本），以及从 uLVT 大幅跳跃到的 eLVT 。
-
企业风采
