一篇文章说清半导体制程发展史（一）
半导体制造工艺节点是如何演进的？晶体管的架构是怎样发展成如今模样的？下面告诉你...
半导体制造的工艺节点，涉及到多方面的问题，如制造工艺和设备，晶体管的架构、材料等。下面，我们就具体介绍并分析一下，供大家参考。
首先，技术节点是什么意思呢？常听说的，诸如，台积电16nm工艺的Nvidia GPU、英特尔14nm工艺的i5，这个长度的含义，具体的定义需要详细给出晶体管的结构图才行，简单地说，在早期，可以认为是晶体管的尺寸。
这个尺寸很重要，因为晶体管的作用，简单地说，就是把电子从一端(S)，通过一段沟道，送到另一端(D)，这个过程完成之后，信息的传递就完成了。因为电子的速度是有限的，在现代晶体管中，一般都是以饱和速度运行的，所以需要的时间基本就由这个沟道的长度来决定。越短，就越快。
这个沟道的长度，和前面说的晶体管的尺寸，大体上可以认为是一致的。但是二者有区别，沟道长度是一个晶体管物理的概念，而用于技术节点的那个尺寸，是制造工艺的概念，二者相关，但是不能完全划等号。
在微米时代，这个技术节点的数字越小，晶体管的尺寸也越小，沟道长度也就越小。但是在22nm节点之后，晶体管的实际尺寸，或者说沟道的实际长度，是长于这个数字的。比方说，英特尔的14nm的晶体管，沟道长度其实是20nm左右。
这里就涉及到三个问题：
第一，为什么要把晶体管的尺寸缩小？以及是按照怎样的比例缩小的？这个问题就是在问，缩小有什么好处？
第二， 为什么技术节点的数字不能等同于晶体管的实际尺寸？或者说，在晶体管的实际尺寸并没有按比例缩小的情况下，为什么要宣称是新一代的技术节点？这个问题就是在问，缩小有什么技术困难？
第三， 具体如何缩小？也就是，技术节点的发展历程是怎样的？在每一代都有怎样的技术进步？在这里我特指晶体管的设计和材料。
下面尽我所能来回答，欢迎指正。
第一个问题，一部分的答案已经说了，因为越小就越快。这个快是可以直接翻译为基于晶体管的集成电路芯片的性能上去的。下面以微处理器CPU为例，如下图所示。
上边这张图的信息量很大，绿色的点，代表CPU的时钟频率，越高当然越快。可以看出直到2004年，CPU的时钟频率基本是指数上升的，背后的主要原因就是晶体管的尺寸缩小。
另外一个重要的原因是，尺寸缩小之后，集成度（单位面积的晶体管数量）提升，这有多个好处，一来可以增加芯片的功能，二来，根据摩尔定律，集成度提升的直接结果是成本的下降。
这也是为什么半导体行业50年来如一日地追求摩尔定律的原因，因为如果达不到这个标准，你家的产品成本就会高于能达到这个标准的对手，你家就倒闭了。
还有一个原因是晶体管缩小可以降低单个晶体管的功耗，因为缩小规则的要求，同时会降低整体芯片的供电电压，进而降低功耗。
但也有例外，从物理原理上说，单位面积的功耗并不降低。因此这成为了晶体管缩小的一个很严重的问题，因为理论上的计算是理想情况，实际上，不仅不降低，反而是随着集成度的提高而提高的。
2000年前后，人们已经预测到，根据摩尔定律的发展，如果没有什么技术进步的话，晶体管缩小到2010年前后时，其功耗密度可以达到火箭发动机的水平，这样的芯片当然是不可能正常工作的。即使达不到这个水平，温度太高也会影响晶体管的性能。
事实上，业界现在也没有找到真正彻底解决晶体管功耗问题的方案，实际的做法是：一方面降低电压（功耗与电压的平方成正比），一方面不再追求时钟频率。因此在上图中，2005年以后，CPU频率不再增长，性能的提升主要依靠多核架构。这个被称作“功耗墙”，至今仍然存在，所以你买不到5GHz的处理器，4GHz的都几乎没有。
以上是三个缩小晶体管的主要诱因。可以看出，都是重量级的提升性能、功能、降低成本的方法，所以业界才会一直坚持到现在。
那么是怎样缩小的呢？物理原理是恒定电场，因为晶体管的物理学通俗的说，是电场决定的，所以只要电场不变，晶体管的模型就不需要改变，这种方式被证明效果最佳，被称为Dennard Scaling，提出者是IBM。
电场等于电压除以尺寸。既然要缩小尺寸，就要等比降低电压。
如何缩小尺寸？简单粗暴：将面积缩小到原来的一半就好了。面积等于尺寸的平方，因此尺寸就缩小大约0.7。如果看一下晶体管技术节点的数字：
130nm 90nm 65nm 45nm 32nm 22nm 14nm 10nm 7nm (5nm)
会发现是一个大约以0.7为比的等比数列。现在，这只是一个命名的习惯，跟实际尺寸已经有差距了。
